《FPGA课程设计》大纲
（FPGA curriculum design）
课程编号： | 109384 | 学分： | 2 |
开课单位： | 电子信息工程学院 | 设计周数： | 2周 |
一、课程地位与教学目标
（一）本课程与其它课程的联系与分工
本课程是电子信息工程、通信工程专业必修的一门专业实践类课程，数字电子技术、模拟电子技术、硬件描述语言是本课程的先修课程，而本课程是专业综合工程实训、毕业设计等课程的先修课程，在电子信息工程、通信工程专业的课程体系中有培养学生数字系统设计能力和知识的综合运用能力及动手能力的作用，以后的工作中使用非常广泛，是一门重要的专业实践课程。
（二）教学目标
学生需要掌握常用的CPLD、FPGA芯片及开发平台，会运用相关开发软件，比如运用vivado、quartus等软件进行系统的层次化设计，会使用硬件描述语言进行系统硬件电路的描述，最终使学生具备数字系统的设计、开发、测试和逻辑综合的能力。通过本课程的学习，提高学生的电子工程素质和科学实验能力，旨在培养学生综合数字电路和EDA工具应用知识，利用FPGA技术解决电子信息应用方面常见的实际问题能力，学习基于FPGA简单电子系统的设计方法,积累学生电子应用设计经验。
通过本课程的理论教学和实验训练，使学生具备以下能力：
1、能运用硬件描述语言，针对复杂工程问题进行正确分析和模块划分设计满足特定需求的系统、单元（部件）并能够在设计环节中体现创新意识，考虑社会、健康、安全、法律、文化以及环境等因素。
2、能够运用常用的组合逻辑和时序逻辑部件，再加上其他辅助电路设计符合工程实际需求的数字电路系统，了解电路设计中的安全性和可靠性问题，提出复杂工程问题的解决方案。
3、能运用专业软件完成对复杂工程问题的预测与模拟，并能够理解其局限性。
4、具有人文社会科学素养、社会责任感，能够在工程实践中理解并遵守工程职业道德和规范，履行责任。
5、能够在多学科背景下的团队中承担个体、团队成员以及负责人的角色。
6、能够就复杂工程问题与业界同行及社会公众进行有效沟通和交流，包括撰写报告和设计文稿、陈述发言、清晰表达或回应指令。并具备一定的国际视野，能够在跨文化背景下进行沟通和交流。
7、具有自主学习和终身学习的意识，有不断学习和适应发展的能力。
二、课程目标与毕业要求的对应关系
毕业要求 | 指标点 | 课程目标 |
设计/开发解决方案 | 1、能运用硬件描述语言，针对复杂工程问题进行正确分析和模块划分设计满足特定需求的系统、单元（部件）并。 | 教学目标1 |
2、能够在设计环节中体现创新意识，考虑社会、健康、安全、法律、文化以及环境等因素。 |
3、了解电路设计中的安全性和可靠性问题，提出复杂工程问题的解决方案。 |
研究 | 1、能够基于基本原理，完成电路的设计和调试，或者进行仿真验证及综合测试； | 教学目标2 |
2、能够正确分析实验结果，验证逻辑电路的功能，获得有效结论。 |
使用现代工具 | 能运用专业软件完成数字系统的设计，了解软件仿真优点和局限性。 | 教学目标3 |
职业规范 | 培养学生具备人文社会科学素养、社会责任感，能够在工程实践中理解并遵守工程职业道德和规范，履行责任。 | 教学目标4 |
个人和团队 | 能够在多学科背景下的团队中承担个体、团队成员以及负责人的角色。 | 教学目标5 |
沟通 | 1、能够就复杂工程问题与业界同行及社会公众进行有效沟通和交流，包括撰写报告和设计文稿、陈述发言、清晰表达或回应指令。 | 教学目标6 |
2、具备一定的国际视野，能够在跨文化背景下进行沟通和交流。 |
|
终身学习 | 具有自主学习和终身学习的意识，有不断学习和适应发展的能力。 | 教学目标7 |
三、选题要求
本课程使学生获得运用FPGA芯片进行数字系统设计的方法，是在前导验证性认知实验基础上，进行更高层次的命题设计项目实践，由学生自主设计、自拟方案, 最终完成设计实现的综合性实践。
四、任务及要求
完成基于Xilinx的Basys III硬件开发平台，借助vivado开发环境完成VGA上的图形显示。要求学生熟悉开发流程，掌握使用verilog HDL编写电路功能模块和层次化设计的方法，会利用FPGA内部资源PLL、FIFO、RAM进行系统设计，会使用vivado中的调试功能。
五、进程安排
序号 | 内容 | 时间（天） |
1 | 熟悉Vivado开发基本流程掌握新建工程、添加源文件、编写源代码、编译、下载等基本步骤，学习Vivado中在线调试FPGA的功能，掌握如何使用Vivado在线调试 。 | 1天 |
2 | 学习Vivado中在线仿真FPGA的功能，掌握如何使用Vivado仿真。学习FPGA内部资源PLL、FIFO、RAM的使用，掌握FPGA内部资源PLL、FIFO、RAM的使用。 | 1天 |
3 | 学习和掌握VGA的基本时序及实现，完成VGA时序的实现，实现单色显示。 | 1天 |
4 | 在VGA时序的基础上，实现8色彩色的显示，掌握VGA时序中像素的精确控制。 | 1天 |
5 | 在VGA时序的基础上，实现自定义图片的显示，掌握从RAM中读取图片内容并显示的方法。 | 1天 |
合计 | 5天 |
六、课程考核与成绩评定
本课程设计以命题设计项目实践，由学生自主设计、自拟方案, 最终完成设计实现的综合性实践。以实战为主,要求学生熟练使用EDA工具，利用FPGA技术解决电子系统应用方面常见的实际问题，学习基于FPGA简单电子系统的设计方法,积累电子产品设计经验。
1. 考核方式：指导教师根据每个学生实验预习情况、每次分项任务的完成情况、以及对实验报告的批改进行评分，并将成绩记录在册。平时任务完成情况和课程设计报告成绩各占50%计入总评成绩，总评按照优秀、良好、中等、及格、不及格五级计分制来评定。
2. 课程设计报告的内容：
（1）课程设计名称：_________班级_________姓名_________学号_________日期_________。
（2）课程设计目的：参照实验指导书扼要而准确地描述所做实验的目的。
（3）课程设计任务：明确每个实验的任务，提前预习需要的理论知识。
（4）课程设计内容：参照实验内容与要求。按照实验指导书写出实验步骤。
3. 报告的提交：以书面形式提交。
成绩组成 | 考核/评价环节 | 分值（或百分比） | 考核/评价细则 |
平时完成情况 | 50% | 按照老师布置的分项任务在规定时间内独立完成，能理解任务的原理和实现方法，能对结果做正确的表述。 |
报告完成情况 | 50% | 报告内容完整，格式规范，文字表述清晰，结果符合要求。 |
七、推荐教材和教学参考书目与文献
推荐教材：
[1]《Verilog 数字系统设计与FPGA应用》，赵倩，叶波，清华大学出版社，2012年
参考书目与文献：
[1]《Verilog HDL与FPGA开发设计及应用》，李洪涛，朱晓华编著，国防工业出版社，2013年
[2]《Verilog HDL入门》，夏宇闻，甘伟译，北京航空航天大学出版社，2008年
执笔人： 赵航 审核人：赵俊霞 教学院长（主任）：刘维周
