《集成电路版图设计》课程实验教学大纲

Integrated Circuit Layout Design

课程编号：109247学分数：2

课程类别：专业课课程性质：选修

总学时数：32实验学时：32

授课学期：第七学期独立设课：是

一、实验目的：

    通过本课程的学习，使学生掌握集成电路版图设计的流程及详细应用，更深刻地理解电路的基本原理及器件的内部结构，可独立设计结构简单的集成电路，为今后从事集成电路方面的研究和设计打下基础。

二、预习与参考：

预习：低频电子线路、数字电路、模拟集成电路设计及数字集成电路设计等课程的基本电路结构。

参考书：

[1]塞因特.集成电路版图设计[M].北京：清华大学出版社，2004

[2]塞因特.集成电路版图基础[M].北京：清华大学出版社，2006

[3]毕查德·拉扎维.模拟COMS集成电路设计[M].西安：西安交通大学出版社，2003

三、设计指标：

实现0.18um工艺两级运放版图设计；功能正确；通过DRC检查。

四、实验要求（设计要求）：

1、使用Cadence软件画出电路原理图，完成前仿；

2、布局布线，提取和导入寄生参数；

3、DRC检查；后仿。

五、实验报告要求：

1、内容完整、语言条理、图表清晰、格式规范；

2、实验报告以电子档形式递交。

六、思考题

1、什么叫差分走线，差分走线的优势是什么？

2、在画运放输入级时为什么要画成差分管？

3、通过本课程的学习对基本电路结构有何新的认识，是否有改进的余地？

4、作为一名合格的LAYOUT工程师需要对自己做哪些提高及培养？

执笔人：孙肖林    审核人：赵俊霞    分管院系领导：王芳

注：审核人一般为本专业负责人。